Xilinx 差分信号 LVDS传输实战 |
您所在的位置：网站首页 › fpga lvds接口 › Xilinx 差分信号 LVDS传输实战 |
Xilinx 差分信号 LVDS传输实战
|
史上最详细三极管图解
plp757:
看了好几个三极管的视频，一直不理解为什么在C极和E极加电压不能导通，但是在B极加电压就可以实现：小电流控制大电流。现在明白了，谢谢博主。 Chen_QIn0513: ”此字段指定特定的请求类型，bmRequestType字段中的Type和bmRequest可组合出不同设置，不能的设置，wValue、wIndex、wLength不同，不同设置数据阶段返回的数据含义也不同。“这句话的表述有点问题，我觉得准确的表述应该是”"此字段（指bmRequest字段）指定了特定的请求类型，与bmRequestType字段共同组合出不同的请求设置。wValue、wIndex、wLength字段根据请求的不同而变化，这些字段的不同设置决定了数据阶段返回的数据含义也不同。"“ Xilinx FPGA全局时钟和局部时钟数据线: BUFG的输入为固定管脚是什么意思，如果使用普通IO引脚输入时钟，可以通过使用BUFG来使用全局时钟资源吗 USB协议详解第19讲（USB包-包的组成及分类）
BRANT_lyno:
好遗憾，我的抓包工具只能抓到URB部分的内容，不能将USB部分全部抓下来。
也许是我设置的问题？我使用的是wireshark
或者，哪里有资料可以比较好描述URB和USB包的关系呢？
BRANT_lyno:
|
【本文地址】
今日新闻 |
推荐新闻 |